Araştırma

From NANOxCOMP H2020 Project
(Difference between revisions)
Jump to: navigation, search
Line 1: Line 1:
Araştırmalarımızın amacı, elektronik devre ve sistemler için hesaplama, devre tasarımı ve güvenilirlik konularında yeni yaklaşımlar geliştirmektir. Araştırmalarımız temelde yeni ve gelişen teknolojileri hedef almaktadır.
+
Araştırmalarımızın amacı, elektronik devre ve sistemler için hesaplama, devre tasarımı ve güvenilirlik konularında yeni yaklaşımlar geliştirmektir. Araştırmalarımız temelde yeni ve gelişen teknolojileri ve hesaplama düzenlerini hedef almaktadır.
  
 
<div style="float:center; font-size:110%; font-weight:bold; clear:both; padding:0; margin:0.0em;">__TOC__</div>
 
<div style="float:center; font-size:110%; font-weight:bold; clear:both; padding:0; margin:0.0em;">__TOC__</div>
Line 7: Line 7:
 
|-
 
|-
 
| colspan="2" style="background:#8FBCCF; text-align:center; padding:1px; border-bottom:1px #8FBCCF solid;" |
 
| colspan="2" style="background:#8FBCCF; text-align:center; padding:1px; border-bottom:1px #8FBCCF solid;" |
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Nano Dizinler ile Devre Tasarımı </h2>
+
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Nano-Çaprazlayıcı Dizinler ile Hesaplama </h2>
  
 
|-
 
|-
 
| valign="top" style="padding:8px 8px 0px 8px; background:#f5fffa;" <!--H210 S4 V100--> |
 
| valign="top" style="padding:8px 8px 0px 8px; background:#f5fffa;" <!--H210 S4 V100--> |
  
CMOS tranzistör boyutlarındaki küçülme trendi günümüzde kritik bir noktaya ulaşmıştır ve bu trendin yakın gelecekte sonlanacağı öngörülmektedir. Bu noktada araştırmalar yeni nanoteknolojilere ve moleküler düzeyde kendiliğinden üretilebilen (self-assembled) sistemlere kaymaktadır. Litografi gibi karmaşık yollarla üretilen geleneksel CMOS tabanlı teknolojilerden farklı olarak, nano düzeydeki teknolojiler genellikle düzenli yapılardan oluşmaktadır. Bu teknolojilerde lojik fonksiyonlar nano dizinlerdeki çaprazlayıcı anahtarlarla gerçeklenmektedir. Önerdiğimiz model, dört uçlu anahtarlardan oluşan ağlar, bu tip nano dizinlere yöneliktir. Modelimiz nanotel anahtarlamalı dizinler ve manyetik nano anahtarlamalı devreler gibi birçok yeni nano düzeydeki teknolojiye uygulanabilmektedir.  
+
Nano-çaprazlayıcı dizinler gelecekte CMOS'un yerini alabilecek önemli teknolojilerden biridir. Nano dizinler düzenli ve sık yapılardır; üretimlerinde CMOS'tan farklı olarak sadece litografi gibi karmaşık yöntemler kullanılmaz; Bunun  yanı sıra kendiliğinden üretime (self-assembly) dayanan teknikler de kullanılır. Günümüzde nano dizinler, her bir çaprazlayıcısı (crosspoint) diyot, FET veya anahtar olarak çalışacak şekilde üretilebilmekte ve bu da bu geleneksel devre elemanları için geliştirilmiş olan devre tasarım tekniklerini kullanmamıza olanak sağlamaktadır. Buradan yola çıkarak, nano ahtarlamalı dizinler için komple bir sentez ve performans optimizasyon metodolojisi geliştirmeyi hedefliyoruz. Çalışmalarımızın yeni gelişen CMOS sonrası bilgisayarların gerçeklenmesinde önemli bir gelişme olacağını düşünüyoruz.
  
<h3>
 
Sentez</h3>
 
  
[http://en.wikipedia.org/wiki/Claude_Shannon Claude Shannon] 1947 yılında sunduğu mastır tezinde devrim niteliğinde bir hesaplama modeli sunmuştur. Bu model ile Shannon, herhangi bir Boolean fonksiyonun '''iki uçlu''' anahtarlardan oluşan bir ağ ile gerçeklenebileceğini göstermiştir. Shannon’ın bu çalışması milyarlarca tranzistörlerden oluşan modern CMOS devrelerin temelini oluşturmaktadır. Biz bu çalışmada
+
[[Image:Research-nanoarray_tr-1.png|center|none|800px|link=]]
'''dört uçlu''' anahtar bazlı yeni bir model sunduk ve bu model ile herhangi bir Boolean fonksiyonun gerçeklenebileceğini gösterdik. Modelimizin nano dizin tabanlı devre tasarım tekniklerine temel oluşturması amaçlanmaktadır.
+
  
[[Image:Arastirma-1.png|center|none|800px|link=]]
+
<h3>
 +
Sentez</h3>
 +
'''Boolean fonksiyonları''' diyot, FET ve dört-uçlu anahtar tabanlı nano dizinler ile gerçekledik ve dizin boyut formülleri elde ettik. Buna ek olarak, dört-uçlu anahtarlardan oluşan dizinleri '''optimum''' sentezleyen bir algoritma geliştirdik.  
  
 +
<!--[[Image:Arastirma-1.png|center|none|800px|link=]] -->
 
<h3>
 
<h3>
Güvenilirlik</h3>
+
Hata Toleransı</h3>
  
Yüksek hata oranları içeren nano dizinler için [http://en.wikipedia.org/wiki/Percolation_theory matematiksel pörkülasyon] teorisine dayanan yeni bir hata tolerans tekniği geliştirdik. Bu teknik ile dizinlerdeki rastgele hatalar tolere edilebilecek ve böylece Boolean fonksiyonları güvenilir olarak gerçeklenebilecektir.
+
Yeniden ayarlanabilir nano dizinlerde oluşan '''açık ve kapalı hataları''' inceledik. '''Kalıcı''' hatalar için, sıralama, geri-izleme ve satır eşleştirme tekniklerini kullanan hızlı bir buluşsal algoritma geliştirdik. '''Yumuşak/geçici''' hatalar için,  tolere edilebilir bütün hata yerlerini yinelemeli bir teknik kullanarak belirledik.
 
+
[[Image:Arastirma-2.png|center|none|800px|link=]]
+
  
 +
<!--[[Image:Arastirma-2.png|center|none|800px|link=]] -->
 
<!--        YAYIN      -->
 
<!--        YAYIN      -->
 
{| id="mp-upper" style="width: 100%; margin:4px 0 0 0; background:none; border-spacing: 0px;"
 
{| id="mp-upper" style="width: 100%; margin:4px 0 0 0; background:none; border-spacing: 0px;"
Line 41: Line 40:
 
| width="696" |'''Seçilmiş Yayınlar'''
 
| width="696" |'''Seçilmiş Yayınlar'''
 
|}
 
|}
{| style="border:1px solid #abd5f5; background:#f1f5fc;"
 
  
 +
{| style="border:1px solid #abd5f5; background:#f1f5fc;"
 
|
 
|
 
{|
 
{|
 
|- valign=top
 
|- valign=top
 
| width="100" |'''başlık''':
 
| width="100" |'''başlık''':
| width="450"|[[Media:Altun_Riedel_Logic_Synthesis_for_Switching_Lattices.pdf | Logic Synthesis for Switching Lattices]]
+
| width="450"|[[Media:Tunali_Altun_Permanent_and_Transient_Fault_Tolerance_for_Reconfigurable_Nano-Crossbar_Arrays.pdf | Permanent and Transient Fault Tolerance for Reconfigurable Nano-Crossbar Arrays]]
 
|- valign="top"
 
|- valign="top"
 
| '''yazarlar''':
 
| '''yazarlar''':
| [[Mustafa Altun]] ve [http://cadbio.com/wiki/index.php/Marc_Riedel Marc Riedel]
+
| Onur Tunali ve [[Mustafa Altun]]
 
|- valign="top"
 
|- valign="top"
 
| '''makale''':
 
| '''makale''':
| [http://www.computer.org/portal/web/tc IEEE Transactions on Computers], <br>Vol. 61, Issue 11, pp. 1588&ndash;1600, 2012.
+
| [http://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=43 IEEE Transactions on Computer-Aided Design of<br> Integrated Circuits and Systems], kabul edildi, 2016.
 
|- valign="top"
 
|- valign="top"
 
| '''bildiri''':
 
| '''bildiri''':
| [http://www.dac.com Design Automation Conference], Anaheim, CA, 2010.
+
| [http://www.nanoarch.org/ IEEE/ACM International Symposium on Nanoscale Architectures<br> (NANOARCH)], Boston, USA, 2015.
 +
|}
 +
| align=center width="70" |
 +
<span class="plainlinks">
 +
[[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/c/cc/Tunali_Altun_Permanent_and_Transient_Fault_Tolerance_for_Reconfigurable_Nano-Crossbar_Arrays.pdf]]</span>
 +
<br>
 +
[[Media:Tunali_Altun_Permanent_and_Transient_Fault_Tolerance_for_Reconfigurable_Nano-Crossbar_Arrays.pdf | Yayın]]
 +
| align="center" width="70" |
 +
<span class="plainlinks">
 +
 
 +
[[File:PPT.jpg|60px|link=http://www.ecc.itu.edu.tr/images/f/f9/Tunali_Altun_Defect_Tolerance_in_Diode_FET_and_Four-Terminal_Switch_based_Nano-Crossbar_Arrays.pptx]]
 +
</span>
 +
<br> [http://www.ecc.itu.edu.tr/images/f/f9/Tunali_Altun_Defect_Tolerance_in_Diode_FET_and_Four-Terminal_Switch_based_Nano-Crossbar_Arrays.pptx Sunum]
 +
|}
 +
 
 +
{| style="border:1px solid #abd5f5; background:#f1f5fc;"
 +
 
 +
|
 +
{|
 +
|- valign=top
 +
| width="100" |'''başlık''':
 +
| width="450"|[[Media:Altun_EtAl_Synthesis_and_Performance_Optimization_of_a_Switching_Nano-crossbar_Computer.pdf | Synthesis and Performance Optimization of a Switching Nano-crossbar Computer]]
 
|- valign="top"
 
|- valign="top"
 +
| '''yazarlar''':
 +
| Dan Alexandrescu, [[Mustafa Altun]], Lorena Anghel, Anna Bernasconi,<br> Valentina Ciriani ve Mehdi Tahoori
 +
|- valign=top
 
| '''bildiri''':
 
| '''bildiri''':
| [http://fias.uni-frankfurt.de/ International Conference on Computational Modelling of <br> Nanostructured Materials (ICCMNM)-FIAS], Frankfurt, Germany, 2013.
+
| [http://dsd-seaa2016.cs.ucy.ac.cy/index.php Euromicro Conference on Digital System Design (DSD)],<br> Limassol, Cyprus, 2016.
 
|}
 
|}
 +
 
| align=center width="70" |
 
| align=center width="70" |
 
<span class="plainlinks">
 
<span class="plainlinks">
[[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/c/ca/Altun_Riedel_Logic_Synthesis_for_Switching_Lattices.pdf]]</span>
+
[[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/a/ab/Altun_EtAl_Synthesis_and_Performance_Optimization_of_a_Switching_Nano-crossbar_Computer.pdf]]</span>
 
<br>
 
<br>
[[Media:Altun_Riedel_Logic_Synthesis_for_Switching_Lattices.pdf | Yayın]]
+
[[Media:Altun_EtAl_Synthesis_and_Performance_Optimization_of_a_Switching_Nano-crossbar_Computer.pdf | Yayın]]
 
| align="center" width="70" |
 
| align="center" width="70" |
 
<span class="plainlinks">
 
<span class="plainlinks">
  
[[File:PPT.jpg|60px|link=http://www.ecc.itu.edu.tr/images/2/28/Altun_Riedel_Lattice-Based_Computation_of_Boolean_Functions.ppt]]
+
[[File:PPT.jpg|60px|link=]]
 
</span>
 
</span>
<br> [http://www.ecc.itu.edu.tr/images/2/28/Altun_Riedel_Lattice-Based_Computation_of_Boolean_Functions.ppt Sunum]
+
<br> Sunum
 
|}
 
|}
  
Line 80: Line 104:
 
|- valign=top
 
|- valign=top
 
| width="100" |'''başlık''':
 
| width="100" |'''başlık''':
| width="450"|[[Media:Altun_Riedel_Synthesizing_Logic_with_Percolation_in_Nanoscale_Lattices.pdf | Synthesizing Logic with Percolation in Nanoscale Lattices]]
+
| width="450"|[[Media:Altun_Riedel_Logic_Synthesis_for_Switching_Lattices.pdf | Logic Synthesis for Switching Lattices]]
 
|- valign="top"
 
|- valign="top"
 
| '''yazarlar''':
 
| '''yazarlar''':
Line 86: Line 110:
 
|- valign="top"
 
|- valign="top"
 
| '''makale''':
 
| '''makale''':
| [http://www.igi-global.com/Bookstore/TitleDetails.aspx?TitleId=1117&DetailsType=Description/ International Journal of Nanotechnology and Molecular Computation], <br>Vol. 3, Issue 2, pp. 12&ndash;30, 2011.
+
| [http://www.computer.org/portal/web/tc IEEE Transactions on Computers], <br>Vol. 61, Issue 11, pp. 1588&ndash;1600, 2012.
|- valign=top
+
|- valign="top"
 
| '''bildiri''':
 
| '''bildiri''':
| [http://www.dac.com Design Automation Conference], San Francisco, CA, 2009.
+
| [http://www.dac.com Design Automation Conference (DAC)], Anaheim, USA, 2010.
 
|}
 
|}
 
 
| align=center width="70" |
 
| align=center width="70" |
 
<span class="plainlinks">
 
<span class="plainlinks">
[[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/3/3b/Altun_Riedel_Synthesizing_Logic_with_Percolation_in_Nanoscale_Lattices.pdf]]</span>
+
[[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/c/ca/Altun_Riedel_Logic_Synthesis_for_Switching_Lattices.pdf]]</span>
 
<br>
 
<br>
[[Media:Altun_Riedel_Synthesizing_Logic_with_Percolation_in_Nanoscale_Lattices.pdf | Yayın]]
+
[[Media:Altun_Riedel_Logic_Synthesis_for_Switching_Lattices.pdf | Yayın]]
 
| align="center" width="70" |
 
| align="center" width="70" |
 
<span class="plainlinks">
 
<span class="plainlinks">
  
[[File:PPT.jpg|60px|link=http://www.ecc.itu.edu.tr/images/f/fe/Altun_Riedel_Neuhauser_Nanoscale_Digital_Computation_Through_Percolation.ppt]]
+
[[File:PPT.jpg|60px|link=http://www.ecc.itu.edu.tr/images/2/28/Altun_Riedel_Lattice-Based_Computation_of_Boolean_Functions.ppt]]
 
</span>
 
</span>
<br> [http://www.ecc.itu.edu.tr/images/f/fe/Altun_Riedel_Neuhauser_Nanoscale_Digital_Computation_Through_Percolation.ppt Sunum]
+
<br> [http://www.ecc.itu.edu.tr/images/2/28/Altun_Riedel_Lattice-Based_Computation_of_Boolean_Functions.ppt Sunum]
 
|}
 
|}
  
Line 117: Line 140:
 
| width="696" |'''Proje Desteği'''
 
| width="696" |'''Proje Desteği'''
 
|}
 
|}
 +
 
{| style="margin-left: auto; margin-right: 0px; border:1px solid #abd5f5; background:#f1f5fc;"
 
{| style="margin-left: auto; margin-right: 0px; border:1px solid #abd5f5; background:#f1f5fc;"
  
 
|
 
|
 
{|
 
{|
|- valign=top
+
|- valign="top"
 
| width="140" |'''başlık''':
 
| width="140" |'''başlık''':
| width="558"|Nano Anahtarlamalı Dizinlerin Sentezi ve Güvenilirlik analizi
+
| width="558"|Anahtarlamalı Nano-Çaprazlayıcı Bilgisayar Sentezi ve Performans Optimizasyonu
 
|- valign="top"
 
|- valign="top"
 
| '''kurum & program''':
 
| '''kurum & program''':
| [http://www.tubitak.gov.tr/tr/destekler/akademik/ulusal-destek-programlari/icerik-3501-ulusal-genc-arastirmaci-kariyer-gelistirme-programi TÜBİTAK Kariyer Geliştirme Programı (3501)]
+
| [http://ec.europa.eu/research/mariecurieactions/about-msca/actions/rise/index_en.htm Avrupa Birliği/Avrupa Komisyonu H2020 MCSA <br> Araştırma ve Yenilikçilik Değişim Programı (RISE)]
 +
|- valign="top"
 +
| '''bütçe''':
 +
| 724.500 EURO
 
|- valign="top"
 
|- valign="top"
 
| '''süre''':
 
| '''süre''':
| 2014-2017
+
| 2015-2019
 
|}
 
|}
 
   
 
   
 
|}
 
|}
 +
 
{| style="margin-left: auto; margin-right: 0px; border:1px solid #abd5f5; background:#f1f5fc;"
 
{| style="margin-left: auto; margin-right: 0px; border:1px solid #abd5f5; background:#f1f5fc;"
  
 
|
 
|
 
{|
 
{|
|- valign="top"
+
|- valign=top
 
| width="140" |'''başlık''':
 
| width="140" |'''başlık''':
| width="558"|Nanodizinler ile Lojik Devre Tasarımı
+
| width="558"|Nano Anahtarlamalı Dizinlerin Sentezi ve Güvenilirlik analizi
 
|- valign="top"
 
|- valign="top"
 
| '''kurum & program''':
 
| '''kurum & program''':
| [http://www.tubitak.gov.tr/tr/burslar/lisans/burs-programlari/icerik-2209-a-universite-ogrencileri-yurt-ici-arastirma-projeleri-destek-p TÜBİTAK Üniversite Öğrencileri Yurt İçi Araştırma Projeleri Destek Programı (2209/A)]
+
| [http://www.tubitak.gov.tr/tr/destekler/akademik/ulusal-destek-programlari/icerik-3501-ulusal-genc-arastirmaci-kariyer-gelistirme-programi TÜBİTAK Kariyer Geliştirme Programı (3501)]
 +
|- valign="top"
 +
| '''bütçe''':
 +
| 189.509 TL
 
|- valign="top"
 
|- valign="top"
 
| '''süre''':
 
| '''süre''':
| 01/2014-07/2014
+
| 2014-2017
 
|}
 
|}
 
   
 
   
Line 155: Line 186:
  
  
<!--        RELIABILITY    -->
+
<!--        QUANTUM      -->
  
 
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;"
 
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;"
 
|-
 
|-
 
| colspan="2" style="background:#8FBCBF; text-align:center; padding:1px; border-bottom:1px #8FBCBF solid;" |
 
| colspan="2" style="background:#8FBCBF; text-align:center; padding:1px; border-bottom:1px #8FBCBF solid;" |
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Elektronik Kartların Güvenilirliği </h2>
+
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Tersinir Devre Tasarımı </h2>
 
|-
 
|-
 
| valign="top" style="padding:8px 8px 0px 8px; background:#f5fffa;" <!--H210 S4 V100--> |
 
| valign="top" style="padding:8px 8px 0px 8px; background:#f5fffa;" <!--H210 S4 V100--> |
  
Elektronik sektöründe yaşanan baş döndürücü gelişmeler, elektronik devre ve sistemlerin güvenilirliği kavramını yeniden şekillendirmiştir. Elektronik ürünlerin günümüzdeki hızlı üretim döngüleri, uzun süreli ve masraflı olan geleneksel hızlandırılmış testlerin öneminin azalmasına neden olmuştur. Biz bu çalışmada görece masrafsız ve yüksek doğruluklu bir güvenilirlik analizi metodolojisi önerdik. Bu noktada saha verileri, yeni hızlandırılmış testler ve hata fiziği tabanlı benzetimlerden yararlandık. Çalışmalarımız Avrupa'nın en büyük ev aletleri ve beyaz eşya üreticilerinden biri olan [http://www.arcelik.com.tr/ Arçelik A.Ş.] ile birlikte yürütülmektedir.
+
Geleneksel lojik kapıların aksine, tersinir lojik kapılarda “don’t-care” durumları olmaz. Tersinir devrelerde herhangi bir düğümde oluşan bir hata her zaman çıkışta gözlemlenir ve bu da hatanın tespiti ve düzeltilmesinde önemli bir fırsat sunar. Buradan yola çıkarak ve parite-korunumlu lojik ve Hamming kodlarından yararlanarak hata toleranslı devre blokları gerçekledik. Amacımız, yüksek doğruluk ve güvenilirlik gerektiren uçak-uzay sistemlerinde, askeri ve tıbbi uygulamalarda kullanılmak üzere hata farkındalıklı 8-bitlik bir tersinir mikroişlemciyi tasarlamak, ürettirmek ve testlerini yapmaktır.  
 
+
[[Image:Arastirma-3.png|center|none|800px|link=]]
+
  
 +
[[Image:Research-reversible_tr-1.png|center|none|800px|link=]]
 
<h3>
 
<h3>
Saha Verileri ile Analiz ve Tahmin</h3>
+
Sentez ve Optimizasyon</h3>
 
+
Elektronik kartların saha arıza verilerini kullanarak güvenilirlik analizi yaptık. Analizimiz '''filtreleme''' ve '''modelleme''' aşamalarından oluşmaktadır. Filtreleme aşamasında, açık ve gizli hataların yer aldığı uygunsuz verileri tüm veri setinden eledik.  Modelleme aşamasında, filtrelenmiş verileri kullanarak parçalı güvenilirlik modelimizi geliştirdik. Güvenilirlik analizimiz, verilerin ileri ve geri yönde incelenmesine dayanan yeni bir yaklaşımdır.
+
  
Elektronik kartların '''kısa süreli saha verilerini''' kullanarak, garanti süresi içerisindeki güvenilirlik performanslarını yüksek doğrulukta tahmin ettik. Bu çalışmada kullandığımız kartların garanti süresi 3 yıldır ve kullandığımız veri seti 3 aylıktır.  
+
Tersinir Boolean fonksiyonları kuantum kapılar ile gerçekleyen hızlı bir algoritma önerdik. Önerdiğimiz algoritma, her bir fonksiyon için zaman alıcı bir arama yapmak yerine '''temel fonksiyonları''' kullanmaktadır ve sonrasında '''sıralama''' yapmaktadır. Örnek vermek gerekirse, toplamda 20922789888000 fonksiyonun olduğu 4 bit devrelerdeki temel fonksiyon sayısı yalnızca 120'dir. Buna ek olarak, komşu kapı çiftlerini göz önüne alarak '''tersinir ve kuantum devre masraflarını''' optimize ettik.
  
 +
<!--  [[Image:Arastirma-4.png|center|none|800px|link=]]  -->
 
<!--        YAYIN      -->
 
<!--        YAYIN      -->
 
{| id="mp-upper" style="width: 100%; margin:4px 0 0 0; background:none; border-spacing: 0px;"
 
{| id="mp-upper" style="width: 100%; margin:4px 0 0 0; background:none; border-spacing: 0px;"
Line 187: Line 216:
 
| width="696" |'''Seçilmiş Yayınlar'''
 
| width="696" |'''Seçilmiş Yayınlar'''
 
|}
 
|}
 
 
{| style="border:1px solid #abd5f5; background:#f1f5fc;"
 
{| style="border:1px solid #abd5f5; background:#f1f5fc;"
  
Line 194: Line 222:
 
|- valign=top
 
|- valign=top
 
| width="100" |'''başlık''':
 
| width="100" |'''başlık''':
| width="450"|[[Media:Comert_Altun_Nadar_Erturk_Warranty_Forecasting_of_Electronic_Boards_using_Short-term_Field_Data.pdf | Warranty Forecasting of Electronic Boards using Short-term Field Data]]
+
| width="450"|[[Media:Susam_Altun_Fast_Synthesis_of_Reversible_Circuits_using_a_Sorting_Algorithm_and_Optimization.pdf| Fast Synthesis of Reversible Circuits using a Sorting Algorithm and Optimization]]
 
|- valign="top"
 
|- valign="top"
 
| '''yazarlar''':
 
| '''yazarlar''':
| Vehbi Comert, [[Mustafa Altun]], [http://akademi.itu.edu.tr/nadar/ Mustafa Nadar] ve Ertunc Erturk
+
| Ömercan Susam ve [[Mustafa Altun]]
|- valign=top
+
| '''bildiri''':
+
| [http://rams.org/ Reliability and Maintainability Symposium], Palm Harbor, FL, 2015.
+
|}
+
 
+
| align=center width="70" |
+
<span class="plainlinks">
+
[[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/f/fd/Comert_Altun_Nadar_Erturk_Warranty_Forecasting_of_Electronic_Boards_using_Short-term_Field_Data.pdf]]</span>
+
<br>
+
[[Media:Comert_Altun_Nadar_Erturk_Warranty_Forecasting_of_Electronic_Boards_using_Short-term_Field_Data.pdf| Yayın]]
+
| align="center" width="70" |
+
<span class="plainlinks">
+
 
+
[[File:PPT.jpg|60px|link=http://www.ecc.itu.edu.tr/images/a/a7/Comert_Altun_Nadar_Erturk_Warranty_Forecasting_of_Electronic_Boards_using_Short-term_Field_Data.pptx]]
+
</span>
+
<br> [http://www.ecc.itu.edu.tr/images/a/a7/Comert_Altun_Nadar_Erturk_Warranty_Forecasting_of_Electronic_Boards_using_Short-term_Field_Data.pptx Sunum]
+
 
+
|}
+
 
+
{| style="border:1px solid #abd5f5; background:#f1f5fc;"
+
 
+
|
+
{|
+
|- valign=top
+
| width="100" |'''başlık''':
+
| width="450"|[[Media:Comert_Yadavari_Altun_Erturk_Reliability_Prediction_of_Electronic_Boards_by_Analyzing_Field_Return_Data.pdf | Reliability Prediction of Electronic Boards by Analyzing Field Return Data]]
+
 
|- valign="top"
 
|- valign="top"
| '''yazarlar''':
+
| '''makale''':
| Vehbi Comert, Hadi Yadavari, [[Mustafa Altun]] ve Ertunc Erturk
+
| [http://www.oldcitypublishing.com/journals/mvlsc-home/ Journal of Multiple-Valued Logic and Soft Computing],<br> kabul edildi, 2016.
 
|- valign="top"
 
|- valign="top"
 
| '''bildiri''':
 
| '''bildiri''':
| [http://www.esrel2014.org/ European Safety and Reliability Conference], Wroclaw ,Poland, 2014.
+
| [http://www.ieee-icecs2014.org/ IEEE International Conference on Electronics Circuits and Systems<br> (ICECS)], Marseille, France, 2014.
 
|}
 
|}
 
| align=center width="70" |
 
| align=center width="70" |
 
<span class="plainlinks">
 
<span class="plainlinks">
[[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/d/d4/Comert_Yadavari_Altun_Erturk_Reliability_Prediction_of_Electronic_Boards_by_Analyzing_Field_Return_Data.pdf]]</span>
+
[[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/c/cd/Susam_Altun_Fast_Synthesis_of_Reversible_Circuits_using_a_Sorting_Algorithm_and_Optimization.pdf]]</span>
 
<br>
 
<br>
[[Media:Comert_Yadavari_Altun_Erturk_Reliability_Prediction_of_Electronic_Boards_by_Analyzing_Field_Return_Data.pdf | Yayın]]
+
[[Media:Susam_Altun_Fast_Synthesis_of_Reversible_Circuits_using_a_Sorting_Algorithm_and_Optimization.pdf | Yayın]]
 
| align="center" width="70" |
 
| align="center" width="70" |
 
<span class="plainlinks">
 
<span class="plainlinks">
  
[[File:PPT.jpg|60px|link=http://www.ecc.itu.edu.tr/images/e/eb/Comert_Yadavari_Altun_Erturk_Reliability_Prediction_of_Electronic_Boards_by_Analyzing_Field_Return_Data.pptx]]
+
[[File:PPT.jpg|60px|link=http://www.ecc.itu.edu.tr/images/d/d0/Susam_Altun_An_Efficient_Algorithm_to_Synthesize_Quantum_Circuits_and_Optimization.pptx]]
 
</span>
 
</span>
<br> [http://www.ecc.itu.edu.tr/images/e/eb/Comert_Yadavari_Altun_Erturk_Reliability_Prediction_of_Electronic_Boards_by_Analyzing_Field_Return_Data.pptx Sunum]
+
<br> [http://www.ecc.itu.edu.tr/images/d/d0/Susam_Altun_An_Efficient_Algorithm_to_Synthesize_Quantum_Circuits_and_Optimization.pptx Sunum]
 
|}
 
|}
  
 
|}
 
|}
 +
 
| style="border:1px solid transparent;" |
 
| style="border:1px solid transparent;" |
 
<!--        PROJE      -->
 
<!--        PROJE      -->
 
| class="MainPageBG" style="width:50%; border:0px solid #A9A9A9; vertical-align:top;"|
 
| class="MainPageBG" style="width:50%; border:0px solid #A9A9A9; vertical-align:top;"|
 
{| id="mp-right" style="width:100%; vertical-align:top;"
 
{| id="mp-right" style="width:100%; vertical-align:top;"
 +
 
|
 
|
  
Line 260: Line 264:
 
|
 
|
 
{|
 
{|
|- valign=top
+
|- valign="top"
 
| width="140" |'''başlık''':
 
| width="140" |'''başlık''':
| width="558"|Beyaz Eşya Elektronik Kartları için Yüksek Doğruluklu bir Güvenilirlik Analizi Metodolojisi
+
| width="558"| Hata farkındalıklı 8-bitlik bir tersinir mikroişlemci gerçeklemesi
 
|- valign="top"
 
|- valign="top"
 
| '''kurum & program''':
 
| '''kurum & program''':
| [http://www.tubitak.gov.tr/tr/destekler/akademik/ulusal-destek-programlari/icerik-1505-universite-sanayi-isbirligi-destek-programi TÜBİTAK Üniversite-Sanayi İşbirliği Programı (1505)]
+
| [http://www.tubitak.gov.tr/tr/destekler/akademik/ulusal-destek-programlari/icerik-1002-hizli-destek-programi TÜBİTAK Hızlı Destek Programı (1002)]
 +
|- valign="top"
 +
| '''bütçe''':
 +
| 30.000 TL
 
|- valign="top"
 
|- valign="top"
 
| '''süre''':
 
| '''süre''':
| 2013-2015
+
| 2016-2017
 
|}
 
|}
 
   
 
   
Line 276: Line 283:
 
|
 
|
 
{|
 
{|
|- valign="top"
+
|- valign=top
 
| width="140" |'''başlık''':
 
| width="140" |'''başlık''':
| width="558"|CMOS Tranzistörlerin Geçit Oksidi Kırılmalarının İncelenmesi ve Modellenmesi
+
| width="558"|Kuantum Devre Tasarımı ve Hesaplama
 
|- valign="top"
 
|- valign="top"
 
| '''kurum & program''':
 
| '''kurum & program''':
| [http://www.tubitak.gov.tr/tr/burslar/lisans/burs-programlari/icerik-2209-b-sanayi-odakli-lisans-bitirme-tezi-destekleme-programi TÜBİTAK Sanayi Odaklı Lisans Bitirme Tezi Destekleme Programı (2241/A)]
+
| [http://bap.itu.edu.tr/ İstanbul Teknik Üniversitesi Bilimsel Araştırmalar Programı (İTÜ-BAP)]
 
|- valign="top"
 
|- valign="top"
 
| '''süre''':
 
| '''süre''':
| 2013-2014
+
| 2014-2015, ''tamamlandı''
 
|}
 
|}
 
   
 
   
Line 293: Line 300:
 
|}
 
|}
  
<!--        QUANTUM      -->
 
  
 +
<!--        STOKASTİK      -->
  
 
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;"
 
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;"
 
|-
 
|-
 
| colspan="2" style="background:#8FBCAF; text-align:center; padding:1px; border-bottom:1px #8FBCAF solid;" |
 
| colspan="2" style="background:#8FBCAF; text-align:center; padding:1px; border-bottom:1px #8FBCAF solid;" |
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Tersinir Devre Tasarımı </h2>
+
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Stokastik Devre Tasarımı </h2>
 
|-
 
|-
 
| valign="top" style="padding:8px 8px 0px 8px; background:#f5fffa;" <!--H210 S4 V100--> |
 
| valign="top" style="padding:8px 8px 0px 8px; background:#f5fffa;" <!--H210 S4 V100--> |
  
 
<h3>
 
<h3>
Sentez ve Optimizasyon</h3>
+
Yüksek Doğruluklu Aritmetik Gerçeklemeler</h3>
 +
 
 +
Stokastik hesaplamanın en önemli sorunu '''düşük doğruluk''' veya bununla ilişkili olarak '''uzun hesaplama süreleridir'''. Bu soruna, bit katarlarını geri besleme mekanizmalarının da yardımıyla manipüle ederek bir çözüm bulduk. Alan, gecikme ve doğruluk parametrelerini göz önüne alarak hatasız çalışan toplayıcı ve çarpıcı devreler gerçekledik.
  
Tersinir Boolean fonksiyonları kuantum kapılar ile gerçekleyen hızlı bir algoritma önerdik. Önerdiğimiz algoritma, her bir fonksiyon için zaman alıcı bir arama yapmak yerine '''temel fonksiyonları''' kullanmaktadır ve sonrasında '''sıralama''' yapmaktadır. Örnek vermek gerekirse, toplamda 20922789888000 fonksiyonun olduğu 4 bit devrelerdeki temel fonksiyon sayısı yalnızca 120'dir.
 
 
Kuantum kapıların fiziksel yapılarını incelediğimizde, literatürde optimum alan olarak sunulan çözümlerin '''aslında optimum olmadığını''' gösterdik ve bu çözümleri iyileştirdik. 
 
  
[[Image:Arastirma-4.png|center|none|800px|link=]]
+
[[Image:Research-stochastic_tr-1.png|center|none|800px|link=]]
 +
 
 +
<!--        YAYIN      -->
 +
{| id="mp-upper" style="width: 100%; margin:4px 0 0 0; background:none; border-spacing: 0px;"
 +
| class="MainPageBG" style="width:50%; border:0px solid #D8BFD8; vertical-align:top; color:#000;" |
 +
{| id="mp-left" style="width:100%; vertical-align:top;"
 +
 
 +
|
 +
{| style="border:1px solid #abd5f5; background:#d0e5f5; padding:0.2em 0.5em; font-weight:bold;"
 +
 
 +
|- valign=top
 +
| width="696" |'''Seçilmiş Yayınlar'''
 +
|}
 +
{| style="border:1px solid #abd5f5; background:#f1f5fc;"
 +
 
 +
|
 +
{|
 +
|- valign=top
 +
| width="100" |'''başlık''':
 +
| width="450"|[[Media:Vahapoglu_Altun_Accurate_Synthesis_of_Arithmetic_Operations_with_Stochastic_Logic.pdf | Accurate Synthesis of Arithmetic Operations with Stochastic Logic]]
 +
|- valign="top"
 +
| '''yazarlar''':
 +
| Ensar Vahapoglu and [[Mustafa Altun]]
 +
|- valign=top
 +
| '''bildiri''':
 +
| [http://www.isvlsi.org/ IEEE Computer Society Annual Symposium on VLSI (ISVLSI)],<br> Pittsburgh, USA, 2016.
 +
|}
 +
 
 +
| align=center width="70" |
 +
<span class="plainlinks">
 +
[[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/d/d6/Vahapoglu_Altun_Accurate_Synthesis_of_Arithmetic_Operations_with_Stochastic_Logic.pdf]]</span>
 +
<br>
 +
[[Media:Vahapoglu_Altun_Accurate_Synthesis_of_Arithmetic_Operations_with_Stochastic_Logic.pdf | Yayın]]
 +
| align="center" width="70" |
 +
<span class="plainlinks">
 +
 
 +
[[File:PPT.jpg|60px|link=]]
 +
</span>
 +
<br> Sunum
 +
|}
 +
 
 +
| style="border:1px solid transparent;" |
 +
<!--        PROJE      -->
 +
| class="MainPageBG" style="width:50%; border:0px solid #A9A9A9; vertical-align:top;"|
 +
{| id="mp-right" style="width:100%; vertical-align:top;"
 +
 
 +
|
 +
<!--{| style="margin-left: auto; margin-right: 0px; border:1px solid #abd5f5; background:#d0e5f5; padding:0.2em 0.5em; font-weight:bold;"
 +
 
 +
|- valign=top
 +
| width="696" |'''Proje Desteği'''
 +
|}
 +
{| style="margin-left: auto; margin-right: 0px; border:1px solid #abd5f5; background:#f1f5fc;"
 +
 
 +
|
 +
{|
 +
|- valign="top"
 +
| width="140" |'''başlık''':
 +
| width="558"|Implementation of a Fault-Aware 8-Bit Reversible Microprocessor
 +
|- valign="top"
 +
| '''kurum & program''':
 +
| [http://www.tubitak.gov.tr/tr/destekler/akademik/ulusal-destek-programlari/icerik-1002-hizli-destek-programi TUBITAK Hızlı Destek Programı (1002)]
 +
|- valign="top"
 +
| '''bütçe''':
 +
| 30.000 TL
 +
|- valign="top"
 +
| '''süre''':
 +
| 2016-2017
 +
|}
 +
|}
 +
-->
 +
|}
 +
|}
 +
|}
 +
|}
 +
 
 +
<!--        RELIABILITY    -->
 +
 
 +
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;"
 +
|-
 +
| colspan="2" style="background:#8FBC9F; text-align:center; padding:1px; border-bottom:1px #8FBC9F solid;" |
 +
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Elektronik Ürünlerin Güvenilirliği </h2>
 +
|-
 +
| valign="top" style="padding:8px 8px 0px 8px; background:#f5fffa;" <!--H210 S4 V100--> |
 +
 
 +
Elektronik sektöründe yaşanan baş döndürücü gelişmeler, elektronik devre ve sistemlerin güvenilirliği kavramını yeniden şekillendirmiştir. Elektronik ürünlerin günümüzdeki hızlı üretim döngüleri, uzun süreli ve masraflı olan geleneksel hızlandırılmış testlerin öneminin azalmasına neden olmuştur. Biz bu çalışmada görece masrafsız ve yüksek doğruluklu bir güvenilirlik analizi metodolojisi önerdik.  Bu noktada saha verileri, yeni hızlandırılmış testler ve hata fiziği tabanlı benzetimlerden yararlandık. Çalışmalarımız Avrupa'nın en büyük ev aletleri ve beyaz eşya üreticilerinden biri olan [http://www.arcelik.com.tr/ Arçelik A.Ş.] ile birlikte yürütülmüştür.
 +
 
 +
[[Image:Arastirma-3.png|center|none|800px|link=]]
 +
 
 +
<h3>
 +
Saha Verileri ile Güvenilirlik Analizi ve Tahmini</h3>
 +
 
 +
Yüksek miktarda üretilen elektronik ürünler için saha arıza verileri ile güvenilirlik tahmin modeli geliştirdik. Modelimizi, önerdiğimiz değişim noktası tespit metodunu kullanarak Weibul-eksponansiyel dağılımı üzerine inşa ettik.
 +
Modelimiz, elektronik kartların '''kısa süreli saha verilerini''' kullanarak, garanti süresi içerisindeki güvenilirlik performanslarını '''yüksek doğrulukta tahmin''' etmektedir. Bu çalışmada kullandığımız kartların garanti süresi '''3 yıldır''' ve kullandığımız veri seti '''3 aylıktır'''.
 +
 
 +
<h3>
 +
Varistörlerin Bozunum Prosesleri</h3>
 +
 
 +
ZnO varistörlerde görülen değişik bozunum mekanizmalarını inceledik. Varistör voltajı Vv'nin değişik stres seviyelerinde nasıl değiştiğini modelledik. Bu amaç için, değişik AC akımlar kullanarak hızlandırılmış testler uyguladık ve Vv değerlerini ölçtük. Literatürdeki genel kanının aksine sadece '''düşen Vv değerleri''' değil, '''yükselen Vv değerleri''' de gözlemledik.
 +
 
 +
<h3>
 +
Kalibreli Hızlandırılmış Testler</h3>
 +
 
 +
Elektronik ürünlerin hata oranlarındaki önemli azalma, geleneksel '''ALT''' (accelerated life tests) kullanımını oldukça masraflı ve zaman alıcı bir hale getirmiştir. Bu aşamada yeni bir test metodolojisi olan '''CALT''' (calibrated accelerated life tests) önerilmiştir. Bu çalışmada, ALT ve CALT testlerini detaylı olarak karşılaştırdık; hata oranı, hızlandırma faktörü ve stres seviyesinin test süresine olan etkilerini inceledik.
  
 
<!--        YAYIN      -->
 
<!--        YAYIN      -->
Line 324: Line 433:
 
| width="696" |'''Seçilmiş Yayınlar'''
 
| width="696" |'''Seçilmiş Yayınlar'''
 
|}
 
|}
 +
 
{| style="border:1px solid #abd5f5; background:#f1f5fc;"
 
{| style="border:1px solid #abd5f5; background:#f1f5fc;"
  
Line 330: Line 440:
 
|- valign=top
 
|- valign=top
 
| width="100" |'''başlık''':
 
| width="100" |'''başlık''':
| width="450"|[[Media:Susam_Altun_An_Efficient_Algorithm_to_Synthesize_Quantum_Circuits_and_Optimization.pdf | An Efficient Algorithm to Synthesize Quantum Circuits and Optimization]]
+
| width="450"|[[Media:Altun_Comert_A_Change-Point_based_Reliability_Prediction_Model_using_Field_Return_Data.pdf| A Change-Point based Reliability Prediction Model using Field Return Data]]
 
|- valign="top"
 
|- valign="top"
 
| '''yazarlar''':
 
| '''yazarlar''':
| Ömercan Susam ve [[Mustafa Altun]]
+
| [[Mustafa Altun]] ve Vehbi Comert
 +
|- valign=top
 +
| '''makale''':
 +
| [http://www.journals.elsevier.com/reliability-engineering-and-system-safety Reliability Engineering and System Safety], kabul edildi, 2016.
 +
|- valign=top
 +
| '''bildiri''':
 +
| [http://rams.org/ Reliability and Maintainability Symposium (RAMS)], <br> Palm Harbor, USA, 2015.
 +
|}
 +
 
 +
| align=center width="70" |
 +
<span class="plainlinks">
 +
[[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/1/16/Altun_Comert_A_Change-Point_based_Reliability_Prediction_Model_using_Field_Return_Data.pdf]]</span>
 +
<br>
 +
[[Media:Altun_Comert_A_Change-Point_based_Reliability_Prediction_Model_using_Field_Return_Data.pdf | Yayın]]
 +
| align="center" width="70" |
 +
<span class="plainlinks">
 +
 
 +
[[File:PPT.jpg|60px|link=http://www.ecc.itu.edu.tr/images/a/a7/Comert_Altun_Nadar_Erturk_Warranty_Forecasting_of_Electronic_Boards_using_Short-term_Field_Data.pptx]]
 +
</span>
 +
<br> [http://www.ecc.itu.edu.tr/images/a/a7/Comert_Altun_Nadar_Erturk_Warranty_Forecasting_of_Electronic_Boards_using_Short-term_Field_Data.pptx Sunum]
 +
|}
 +
 
 +
{| style="border:1px solid #abd5f5; background:#f1f5fc;"
 +
 
 +
|
 +
{|
 +
|- valign=top
 +
| width="100" |'''başlık''':
 +
| width="450"|[[Media:Yadavari_EtAl_Effects_of_ZnO_Varistor_Degradation_on_the_Overvoltage_Protection_Mechanism_of_Electronic_Boards.pdf | Effects of ZnO Varistor Degradation on the Overvoltage Protection Mechanism of Electronic Boards]]
 +
|- valign="top"
 +
| '''yazarlar''':
 +
| Hadi Yadavari, Burak Sal, [[Mustafa Altun]], Ertunc Erturk ve Baris Ocak
 
|- valign="top"
 
|- valign="top"
 
| '''bildiri''':
 
| '''bildiri''':
| [http://www.ieee-icecs2014.org/ IEEE International Conference on Electronics Circuits and Systems],<br> Marseille, France, 2014.
+
| [http://esrel2015.ethz.ch/ European Safety and Reliability Conference (ESREL)],<br> Zurich, Switzerland, 2015.
 
|}
 
|}
 
| align=center width="70" |
 
| align=center width="70" |
 
<span class="plainlinks">
 
<span class="plainlinks">
[[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/7/71/Susam_Altun_An_Efficient_Algorithm_to_Synthesize_Quantum_Circuits_and_Optimization.pdf]]</span>
+
[[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/d/d7/Yadavari_EtAl_Effects_of_ZnO_Varistor_Degradation_on_the_Overvoltage_Protection_Mechanism_of_Electronic_Boards.pdf]]</span>
 
<br>
 
<br>
[[Media:Susam_Altun_An_Efficient_Algorithm_to_Synthesize_Quantum_Circuits_and_Optimization.pdf | Yayın]]
+
[[Media:Yadavari_EtAl_Effects_of_ZnO_Varistor_Degradation_on_the_Overvoltage_Protection_Mechanism_of_Electronic_Boards.pdf | Yayın]]
 
| align="center" width="70" |
 
| align="center" width="70" |
 
<span class="plainlinks">
 
<span class="plainlinks">
  
[[File:PPT.jpg|60px|link=http://www.ecc.itu.edu.tr/images/d/d0/Susam_Altun_An_Efficient_Algorithm_to_Synthesize_Quantum_Circuits_and_Optimization.pptx]]
+
[[File:PPT.jpg|60px|link=http://www.ecc.itu.edu.tr/images/d/de/Yadavari_EtAl_Effects_of_ZnO_Varistor_Degradation_on_the_Overvoltage_Protection_Mechanism_of_Electronic_Boards.pptx]]
 
</span>
 
</span>
<br> [http://www.ecc.itu.edu.tr/images/d/d0/Susam_Altun_An_Efficient_Algorithm_to_Synthesize_Quantum_Circuits_and_Optimization.pptx Sunum]
+
<br> [http://www.ecc.itu.edu.tr/images/d/de/Yadavari_EtAl_Effects_of_ZnO_Varistor_Degradation_on_the_Overvoltage_Protection_Mechanism_of_Electronic_Boards.pptx Sunum]
 
|}
 
|}
  
 +
{| style="border:1px solid #abd5f5; background:#f1f5fc;"
 +
 +
|
 +
{|
 +
|- valign=top
 +
| width="100" |'''başlık''':
 +
| width="450"|[[Media:Sal_Altun_Extensive_Investigation_of_CALT_in_Comparison_with_ALT.pdf | Extensive Investigation of Calibrated Accelerated Life Testing (CALT) in Comparison with Classical Accelerated Life Testing (ALT)]]
 +
|- valign="top"
 +
| '''yazarlar''':
 +
| Burak Sal ve [[Mustafa Altun]]
 +
|- valign="top"
 +
| '''bildiri''':
 +
| [http://esrel2015.ethz.ch/ European Safety and Reliability Conference (ESREL)],<br> Zurich, Switzerland, 2015.
 
|}
 
|}
 +
| align=center width="70" |
 +
<span class="plainlinks">
 +
[[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/0/07/Sal_Altun_Extensive_Investigation_of_CALT_in_Comparison_with_ALT.pdf]]</span>
 +
<br>
 +
[[Media:Sal_Altun_Extensive_Investigation_of_CALT_in_Comparison_with_ALT.pdf | Yayın]]
 +
| align="center" width="70" |
 +
<span class="plainlinks">
  
 +
[[File:PPT.jpg|60px|link=http://www.ecc.itu.edu.tr/images/a/a8/Sal_Altun_Extensive_Investigation_of_CALT_in_Comparison_with_ALT.pptx]]
 +
</span>
 +
<br> [http://www.ecc.itu.edu.tr/images/a/a8/Sal_Altun_Extensive_Investigation_of_CALT_in_Comparison_with_ALT.pptx Sunum]
 +
|}
 +
|}
 
| style="border:1px solid transparent;" |
 
| style="border:1px solid transparent;" |
 
<!--        PROJE      -->
 
<!--        PROJE      -->
 
| class="MainPageBG" style="width:50%; border:0px solid #A9A9A9; vertical-align:top;"|
 
| class="MainPageBG" style="width:50%; border:0px solid #A9A9A9; vertical-align:top;"|
 
{| id="mp-right" style="width:100%; vertical-align:top;"
 
{| id="mp-right" style="width:100%; vertical-align:top;"
 
 
|
 
|
  
Line 371: Line 536:
 
|- valign=top
 
|- valign=top
 
| width="140" |'''başlık''':
 
| width="140" |'''başlık''':
| width="558"|Kuantum Devre Tasarımı ve Hesaplama
+
| width="558"|Beyaz Eşya Elektronik Kartları için Yüksek Doğruluklu bir Güvenilirlik Analizi Metodolojisi
 
|- valign="top"
 
|- valign="top"
 
| '''kurum & program''':
 
| '''kurum & program''':
| [http://bap.itu.edu.tr/ İstanbul Teknik Üniversitesi Bilimsel Araştırmalar Programı (İTÜ-BAP)]
+
| [http://www.tubitak.gov.tr/tr/destekler/akademik/ulusal-destek-programlari/icerik-1505-universite-sanayi-isbirligi-destek-programi TÜBİTAK Üniversite-Sanayi İşbirliği Programı (1505)]
 +
|- valign="top"
 +
| '''bütçe''':
 +
| 211.800 TL
 
|- valign="top"
 
|- valign="top"
 
| '''süre''':
 
| '''süre''':
| 2014-2015
+
| 2013-2015, ''tamamlandı''
 
|}
 
|}
 
   
 
   
Line 387: Line 555:
 
|- valign="top"
 
|- valign="top"
 
| width="140" |'''başlık''':
 
| width="140" |'''başlık''':
| width="558"|Kuantum Devre Sentezi
+
| width="558"|CMOS Tranzistörlerin Geçit Oksidi Kırılmalarının İncelenmesi ve Modellenmesi
 
|- valign="top"
 
|- valign="top"
 
| '''kurum & program''':
 
| '''kurum & program''':
| [http://tubitak.gov.tr/tr/burslar/lisansustu/egitim-burs-programlari/icerik-2211-yurt-ici-lisansustu-burs-programi TÜBİTAK Öncelikli Alanlara Yönelik Yurtiçi Yüksek Lisans Burs Programı (2210/C)]
+
| [http://www.tubitak.gov.tr/tr/burslar/lisans/burs-programlari/icerik-2209-b-sanayi-odakli-lisans-bitirme-tezi-destekleme-programi TÜBİTAK Sanayi Odaklı Lisans Bitirme Tezi Destekleme Programı (2241/A)]
 
|- valign="top"
 
|- valign="top"
 
| '''süre''':
 
| '''süre''':
| 2014-2015
+
| 2013-2014, ''tamamlandı''
 
|}
 
|}
 
   
 
   
 
|}
 
|}
 +
 
|}
 
|}
 
|}
 
|}
Line 406: Line 575:
 
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;"
 
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;"
 
|-
 
|-
| colspan="2" style="background:#8FBC9F; text-align:center; padding:1px; border-bottom:1px #8FBC9F solid;" |
+
| colspan="2" style="background:#8FBC8F; text-align:center; padding:1px; border-bottom:1px #8FBC8F solid;" |
 
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Analog Devre Tasarımı </h2>
 
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Analog Devre Tasarımı </h2>
 
|-
 
|-
Line 413: Line 582:
 
<h3>
 
<h3>
 
Pozitif Geribesleme</h3>
 
Pozitif Geribesleme</h3>
Geleneksel olarak analog devreler pozitif geribesleme çevrimleri içermemelidirler. Aykırı gözükse de, biz bu çalışmada akım kuvvetlendiricilerin giriş empedanslarını '''pozitif geribesleme''' kullanarak başarıyla iyileştirdik. Ek olarak yeni bir tamamen farksal akım kuvvetlendirici devresi önerdik ve bu devreyi filtre uygulamalarında test ettik.  
+
Geleneksel olarak analog devreler pozitif geribesleme çevrimleri içermemelidirler. Aykırı gözükse de, biz bu çalışmada akım kuvvetlendiricilerin giriş empedanslarını '''pozitif geribesleme''' kullanarak başarıyla iyileştirdik. Ek olarak yeni bir tamamen farksal akım kuvvetlendirici devresi önerdik ve bu devreyi filtre uygulamalarında test ettik.
  
 
<!--        YAYIN      -->
 
<!--        YAYIN      -->
Line 469: Line 638:
 
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;"
 
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;"
 
|-
 
|-
| colspan="2" style="background:#8FBC8F; text-align:center; padding:1px; border-bottom:1px #8FBC8F solid;" |
+
| colspan="2" style="background:#8FBC7F; text-align:center; padding:1px; border-bottom:1px #8FBC7F solid;" |
 
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Ayrık Matematik </h2>
 
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Ayrık Matematik </h2>
 
|-
 
|-
Line 477: Line 646:
 
"Self Duality" Problemi </h3>
 
"Self Duality" Problemi </h3>
  
IDNF (irredundant disjuntive normal form) formundaki monoton bir Boolean fonksiyonun self-dual olup olmadığının zaman karmaşıklığında belirlenmesi, matematikte '''çözülememiş önemli problemlerden''' biridir. Bu çalışma bu ünlü problem üzerinedir. Biz bu çalışmada IDNF formundaki monoton Boolean fonksiyonların değişken sayısının çarpım (disjunct) sayısından fazla olamayacağını gösterdik. Ayrıca ''n'' sayıda çarpım ve ''n'' sayıda değişken içeren IDNF formundaki monoton Boolean fonksiyonların, self-dual olup olmadığını bulan bir algoritma geliştirdik. Algoritmanın zaman karmaşıklığı O(n^3)'dür.
+
IDNF (irredundant disjuntive normal form) formundaki monoton bir Boolean fonksiyonun self-dual olup olmadığının zaman karmaşıklığında belirlenmesi, matematikte '''çözülememiş önemli problemlerden''' biridir. Bu çalışma bu ünlü problem üzerinedir. Biz bu çalışmada IDNF formundaki monoton Boolean fonksiyonların değişken sayısının çarpım (disjunct) sayısından fazla olamayacağını gösterdik. Ayrıca ''n'' sayıda çarpım ve ''n'' sayıda değişken içeren IDNF formundaki monoton Boolean fonksiyonların, self-dual olup olmadığını bulan bir algoritma geliştirdik. Algoritmanın zaman karmaşıklığı O(n^3)'dür.  
 
<!--        YAYIN      -->
 
<!--        YAYIN      -->
 
{| id="mp-upper" style="width: 100%; margin:4px 0 0 0; background:none; border-spacing: 0px;"
 
{| id="mp-upper" style="width: 100%; margin:4px 0 0 0; background:none; border-spacing: 0px;"
Line 502: Line 671:
 
|- valign="top"
 
|- valign="top"
 
| '''makale''':
 
| '''makale''':
| ..., 2014.
+
| [http://www.springer.com/mathematics/applications/journal/10255 Acta Mathematicae Applicatae Sinica - English Series], <br>Vol. 32, Issue 3, 2016.
 
|}
 
|}
 
| align=center width="70" |
 
| align=center width="70" |

Revision as of 09:30, 14 August 2016

Araştırmalarımızın amacı, elektronik devre ve sistemler için hesaplama, devre tasarımı ve güvenilirlik konularında yeni yaklaşımlar geliştirmektir. Araştırmalarımız temelde yeni ve gelişen teknolojileri ve hesaplama düzenlerini hedef almaktadır.

Contents

Nano-Çaprazlayıcı Dizinler ile Hesaplama

Nano-çaprazlayıcı dizinler gelecekte CMOS'un yerini alabilecek önemli teknolojilerden biridir. Nano dizinler düzenli ve sık yapılardır; üretimlerinde CMOS'tan farklı olarak sadece litografi gibi karmaşık yöntemler kullanılmaz; Bunun yanı sıra kendiliğinden üretime (self-assembly) dayanan teknikler de kullanılır. Günümüzde nano dizinler, her bir çaprazlayıcısı (crosspoint) diyot, FET veya anahtar olarak çalışacak şekilde üretilebilmekte ve bu da bu geleneksel devre elemanları için geliştirilmiş olan devre tasarım tekniklerini kullanmamıza olanak sağlamaktadır. Buradan yola çıkarak, nano ahtarlamalı dizinler için komple bir sentez ve performans optimizasyon metodolojisi geliştirmeyi hedefliyoruz. Çalışmalarımızın yeni gelişen CMOS sonrası bilgisayarların gerçeklenmesinde önemli bir gelişme olacağını düşünüyoruz.


Research-nanoarray tr-1.png

Sentez

Boolean fonksiyonları diyot, FET ve dört-uçlu anahtar tabanlı nano dizinler ile gerçekledik ve dizin boyut formülleri elde ettik. Buna ek olarak, dört-uçlu anahtarlardan oluşan dizinleri optimum sentezleyen bir algoritma geliştirdik.

Hata Toleransı

Yeniden ayarlanabilir nano dizinlerde oluşan açık ve kapalı hataları inceledik. Kalıcı hatalar için, sıralama, geri-izleme ve satır eşleştirme tekniklerini kullanan hızlı bir buluşsal algoritma geliştirdik. Yumuşak/geçici hatalar için, tolere edilebilir bütün hata yerlerini yinelemeli bir teknik kullanarak belirledik.

Seçilmiş Yayınlar
başlık: Permanent and Transient Fault Tolerance for Reconfigurable Nano-Crossbar Arrays
yazarlar: Onur Tunali ve Mustafa Altun
makale: IEEE Transactions on Computer-Aided Design of
Integrated Circuits and Systems
, kabul edildi, 2016.
bildiri: IEEE/ACM International Symposium on Nanoscale Architectures
(NANOARCH)
, Boston, USA, 2015.

PDF.png
Yayın

PPT.jpg
Sunum

başlık: Synthesis and Performance Optimization of a Switching Nano-crossbar Computer
yazarlar: Dan Alexandrescu, Mustafa Altun, Lorena Anghel, Anna Bernasconi,
Valentina Ciriani ve Mehdi Tahoori
bildiri: Euromicro Conference on Digital System Design (DSD),
Limassol, Cyprus, 2016.

PDF.png
Yayın

PPT.jpg
Sunum

başlık: Logic Synthesis for Switching Lattices
yazarlar: Mustafa Altun ve Marc Riedel
makale: IEEE Transactions on Computers,
Vol. 61, Issue 11, pp. 1588–1600, 2012.
bildiri: Design Automation Conference (DAC), Anaheim, USA, 2010.

PDF.png
Yayın

PPT.jpg
Sunum

Proje Desteği
başlık: Anahtarlamalı Nano-Çaprazlayıcı Bilgisayar Sentezi ve Performans Optimizasyonu
kurum & program: Avrupa Birliği/Avrupa Komisyonu H2020 MCSA
Araştırma ve Yenilikçilik Değişim Programı (RISE)
bütçe: 724.500 EURO
süre: 2015-2019
başlık: Nano Anahtarlamalı Dizinlerin Sentezi ve Güvenilirlik analizi
kurum & program: TÜBİTAK Kariyer Geliştirme Programı (3501)
bütçe: 189.509 TL
süre: 2014-2017


Tersinir Devre Tasarımı

Geleneksel lojik kapıların aksine, tersinir lojik kapılarda “don’t-care” durumları olmaz. Tersinir devrelerde herhangi bir düğümde oluşan bir hata her zaman çıkışta gözlemlenir ve bu da hatanın tespiti ve düzeltilmesinde önemli bir fırsat sunar. Buradan yola çıkarak ve parite-korunumlu lojik ve Hamming kodlarından yararlanarak hata toleranslı devre blokları gerçekledik. Amacımız, yüksek doğruluk ve güvenilirlik gerektiren uçak-uzay sistemlerinde, askeri ve tıbbi uygulamalarda kullanılmak üzere hata farkındalıklı 8-bitlik bir tersinir mikroişlemciyi tasarlamak, ürettirmek ve testlerini yapmaktır.

Research-reversible tr-1.png

Sentez ve Optimizasyon

Tersinir Boolean fonksiyonları kuantum kapılar ile gerçekleyen hızlı bir algoritma önerdik. Önerdiğimiz algoritma, her bir fonksiyon için zaman alıcı bir arama yapmak yerine temel fonksiyonları kullanmaktadır ve sonrasında sıralama yapmaktadır. Örnek vermek gerekirse, toplamda 20922789888000 fonksiyonun olduğu 4 bit devrelerdeki temel fonksiyon sayısı yalnızca 120'dir. Buna ek olarak, komşu kapı çiftlerini göz önüne alarak tersinir ve kuantum devre masraflarını optimize ettik.

Seçilmiş Yayınlar
başlık: Fast Synthesis of Reversible Circuits using a Sorting Algorithm and Optimization
yazarlar: Ömercan Susam ve Mustafa Altun
makale: Journal of Multiple-Valued Logic and Soft Computing,
kabul edildi, 2016.
bildiri: IEEE International Conference on Electronics Circuits and Systems
(ICECS)
, Marseille, France, 2014.

PDF.png
Yayın

PPT.jpg
Sunum

Proje Desteği
başlık: Hata farkındalıklı 8-bitlik bir tersinir mikroişlemci gerçeklemesi
kurum & program: TÜBİTAK Hızlı Destek Programı (1002)
bütçe: 30.000 TL
süre: 2016-2017
başlık: Kuantum Devre Tasarımı ve Hesaplama
kurum & program: İstanbul Teknik Üniversitesi Bilimsel Araştırmalar Programı (İTÜ-BAP)
süre: 2014-2015, tamamlandı


Stokastik Devre Tasarımı

Yüksek Doğruluklu Aritmetik Gerçeklemeler

Stokastik hesaplamanın en önemli sorunu düşük doğruluk veya bununla ilişkili olarak uzun hesaplama süreleridir. Bu soruna, bit katarlarını geri besleme mekanizmalarının da yardımıyla manipüle ederek bir çözüm bulduk. Alan, gecikme ve doğruluk parametrelerini göz önüne alarak hatasız çalışan toplayıcı ve çarpıcı devreler gerçekledik.


Research-stochastic tr-1.png
Seçilmiş Yayınlar
başlık: Accurate Synthesis of Arithmetic Operations with Stochastic Logic
yazarlar: Ensar Vahapoglu and Mustafa Altun
bildiri: IEEE Computer Society Annual Symposium on VLSI (ISVLSI),
Pittsburgh, USA, 2016.

PDF.png
Yayın

PPT.jpg
Sunum


Elektronik Ürünlerin Güvenilirliği

Elektronik sektöründe yaşanan baş döndürücü gelişmeler, elektronik devre ve sistemlerin güvenilirliği kavramını yeniden şekillendirmiştir. Elektronik ürünlerin günümüzdeki hızlı üretim döngüleri, uzun süreli ve masraflı olan geleneksel hızlandırılmış testlerin öneminin azalmasına neden olmuştur. Biz bu çalışmada görece masrafsız ve yüksek doğruluklu bir güvenilirlik analizi metodolojisi önerdik. Bu noktada saha verileri, yeni hızlandırılmış testler ve hata fiziği tabanlı benzetimlerden yararlandık. Çalışmalarımız Avrupa'nın en büyük ev aletleri ve beyaz eşya üreticilerinden biri olan Arçelik A.Ş. ile birlikte yürütülmüştür.

Arastirma-3.png

Saha Verileri ile Güvenilirlik Analizi ve Tahmini

Yüksek miktarda üretilen elektronik ürünler için saha arıza verileri ile güvenilirlik tahmin modeli geliştirdik. Modelimizi, önerdiğimiz değişim noktası tespit metodunu kullanarak Weibul-eksponansiyel dağılımı üzerine inşa ettik. Modelimiz, elektronik kartların kısa süreli saha verilerini kullanarak, garanti süresi içerisindeki güvenilirlik performanslarını yüksek doğrulukta tahmin etmektedir. Bu çalışmada kullandığımız kartların garanti süresi 3 yıldır ve kullandığımız veri seti 3 aylıktır.

Varistörlerin Bozunum Prosesleri

ZnO varistörlerde görülen değişik bozunum mekanizmalarını inceledik. Varistör voltajı Vv'nin değişik stres seviyelerinde nasıl değiştiğini modelledik. Bu amaç için, değişik AC akımlar kullanarak hızlandırılmış testler uyguladık ve Vv değerlerini ölçtük. Literatürdeki genel kanının aksine sadece düşen Vv değerleri değil, yükselen Vv değerleri de gözlemledik.

Kalibreli Hızlandırılmış Testler

Elektronik ürünlerin hata oranlarındaki önemli azalma, geleneksel ALT (accelerated life tests) kullanımını oldukça masraflı ve zaman alıcı bir hale getirmiştir. Bu aşamada yeni bir test metodolojisi olan CALT (calibrated accelerated life tests) önerilmiştir. Bu çalışmada, ALT ve CALT testlerini detaylı olarak karşılaştırdık; hata oranı, hızlandırma faktörü ve stres seviyesinin test süresine olan etkilerini inceledik.

Seçilmiş Yayınlar
başlık: A Change-Point based Reliability Prediction Model using Field Return Data
yazarlar: Mustafa Altun ve Vehbi Comert
makale: Reliability Engineering and System Safety, kabul edildi, 2016.
bildiri: Reliability and Maintainability Symposium (RAMS),
Palm Harbor, USA, 2015.

PDF.png
Yayın

PPT.jpg
Sunum

başlık: Effects of ZnO Varistor Degradation on the Overvoltage Protection Mechanism of Electronic Boards
yazarlar: Hadi Yadavari, Burak Sal, Mustafa Altun, Ertunc Erturk ve Baris Ocak
bildiri: European Safety and Reliability Conference (ESREL),
Zurich, Switzerland, 2015.

PDF.png
Yayın

PPT.jpg
Sunum

başlık: Extensive Investigation of Calibrated Accelerated Life Testing (CALT) in Comparison with Classical Accelerated Life Testing (ALT)
yazarlar: Burak Sal ve Mustafa Altun
bildiri: European Safety and Reliability Conference (ESREL),
Zurich, Switzerland, 2015.

PDF.png
Yayın

PPT.jpg
Sunum

Proje Desteği
başlık: Beyaz Eşya Elektronik Kartları için Yüksek Doğruluklu bir Güvenilirlik Analizi Metodolojisi
kurum & program: TÜBİTAK Üniversite-Sanayi İşbirliği Programı (1505)
bütçe: 211.800 TL
süre: 2013-2015, tamamlandı
başlık: CMOS Tranzistörlerin Geçit Oksidi Kırılmalarının İncelenmesi ve Modellenmesi
kurum & program: TÜBİTAK Sanayi Odaklı Lisans Bitirme Tezi Destekleme Programı (2241/A)
süre: 2013-2014, tamamlandı


Analog Devre Tasarımı

Pozitif Geribesleme

Geleneksel olarak analog devreler pozitif geribesleme çevrimleri içermemelidirler. Aykırı gözükse de, biz bu çalışmada akım kuvvetlendiricilerin giriş empedanslarını pozitif geribesleme kullanarak başarıyla iyileştirdik. Ek olarak yeni bir tamamen farksal akım kuvvetlendirici devresi önerdik ve bu devreyi filtre uygulamalarında test ettik.

Seçilmiş Yayınlar
başlık: Design of a Fully Differential Current Mode Operational Amplifier with its Filter Applications
yazarlar: Mustafa Altun ve Hakan Kuntman
makale: AEU International Journal of Electronics and Communications,
Vol. 62, Issue 3, pp. 39–44, 2008.
bildiri: ACM Great Lakes Symposium on VLSI (GLSVLSI), Stresa, Italy, 2007.

PDF.png
Yayın

PPT.jpg
Sunum


Ayrık Matematik

"Self Duality" Problemi

IDNF (irredundant disjuntive normal form) formundaki monoton bir Boolean fonksiyonun self-dual olup olmadığının zaman karmaşıklığında belirlenmesi, matematikte çözülememiş önemli problemlerden biridir. Bu çalışma bu ünlü problem üzerinedir. Biz bu çalışmada IDNF formundaki monoton Boolean fonksiyonların değişken sayısının çarpım (disjunct) sayısından fazla olamayacağını gösterdik. Ayrıca n sayıda çarpım ve n sayıda değişken içeren IDNF formundaki monoton Boolean fonksiyonların, self-dual olup olmadığını bulan bir algoritma geliştirdik. Algoritmanın zaman karmaşıklığı O(n^3)'dür.

Seçilmiş Yayınlar
başlık: A Study on Monotone Self-dual Boolean Functions
yazarlar: Mustafa Altun ve Marc Riedel
makale: Acta Mathematicae Applicatae Sinica - English Series,
Vol. 32, Issue 3, 2016.

PDF.png
Yayın

PPT.jpg
Sunum

Personal tools
Namespaces

Variants
Actions
NANOxCOMP
Toolbox